PATENT ABSTRACTS OF JAPAN

(11)Publication number:

09-127920

(43) Date of publication of application: 16.05.1997

(51)Int.CI.

G09G 3/36 G02F 1/133

HO4N 5/66 HO4N 7/01

(21)Application number: 08-127440

(71)Applicant: CASIO COMPUT CO LTD

(22)Date of filing:

22.05.1996

(72)Inventor: INAGAKI NAOKI

KAMIO TOMOMI

SUZUKI YORIHISA KASHIYAMA SHUNJI

(30)Priority

Priority number: 07198681

Priority date: 03.08.1995

Priority country: JP

07222355

30.08.1995


JP

(54) DISPLAY DEVICE

(57)Abstract:

PROBLEM TO BE SOLVED: To prevent the occurrence of color irregularities by scanning odd scanning electrodes then even scanning electrodes among multiple scanning electrodes at the same time respectively during the vertical retrace line of the image signal, and applying the signal generated by a generating means to all signal electrodes of a display panel.

SOLUTION: A control circuit 14 feeds a shift clock (a) to shift registers 12a of a scanning electrode driver 12 in one horizontal scan period (1H) during the vertical retrace line period of the image color signal fed to an image color signal switching circuit 16. The start signal (b) to every other shift registers 12a is set to the H-level. When the output enabling signal (c) to a group of AND circuits 12b is set to the H-level for the period of 2H after the period of 1H terminates, odd scanning electrodes are concurrently set to the selective scanning state. When the held contents of the shift registers 12a are shifted by one digit at the start of the succeeding 1H, even scanning electrodes are set to the selective scanning state.



LEGAL STATUS

[Date of request for examination]

19.09.2002

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

(19)日本国特許庁(JP) (12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-127920

(43)公開日 平成9年(1997)5月16日


(51) Int.Cl. ⁶		識別記号	庁内整理番号	FΙ			支術表示的	箇所	
G09G	3/36			G09G	3/36				
G02F	1/133	550		G 0 2 F	1/133	5 5 0			
H 0 4 N 5/66				H04N	5/66	${f B}$			
	7/01				7/01	l			
				審査請求	未請求	請求項の数7	OL	(全 24	頁)
(21)出願番号		特願平8-127440		(71)出願人	000001443				
					カシオi	算機株式会社			
(22)出顧日		平成8年(1996)5月22日			東京都籍	所宿区西新宿27	「目6番	1号	
				(72)発明者	稲垣 直	首樹			
(31)優先権主張番号		特願平7-198681			東京都八王子市石川町2951番地の5 カシ				
(32)優先日		平7(1995)8月3日			才計算機株式会社八王子研究所内				
(33)優先権主張国		日本 (JP)		(72)発明者	神尾知巳				
(31)優先権主張番号		特願平7-222355			東京都八王子市石川町2951番地の5 カシ				
(32)優先日		平7 (1995) 8月30日			才計算機株式会社八王子研究所内				
(33)優先権主張国		日本 (JP)		(72)発明者	鈴木 順	頂久			
					東京都戸	(王子市石川町2	951番堆	の5 カ	シ
					才計算機株式会社八王子研究所內				
				(74)代理人	弁理士	荒船 博司	外1名)	
						最終頁に続く			
				1					

(54) 【発明の名称】 表示装置

(57)【要約】

【課題】ドットマトリクスの表示パネルでアスペクト比 の異なる横長映像を全表示させる際に、映像の上下に表 示させる同一色部分の走査を時間的な余裕を持って行な うことで当該部分の色むら等の発生を防止する。

【解決手段】TFT液晶パネル11と、この液晶パネル11 の走査電極ドライバ12及び信号電極ドライバ13と、色信 号RGBに代えて映像の非表示部分の同一色表示用の一 定電圧Vfを選択する切換回路16と、映像の垂直帰線期 間内に、1 走査期間で上記非表示部分に対応する液晶バ ネル11の上下端部分の複数の走査電極のうち、奇数番目 の走査電極を同時に走査電極ドライバ12で走査させて上 記一定電圧Vfを信号電極ドライバ13に供給させ、上記 1走査期間に続く次の1走査期間で同偶数番目の走査電 極を同時に走査させて上記一定電圧Vfを信号電極ドラ イバ13に供給させる制御回路14とを備える。



【特許請求の範囲】

【請求項1】複数の走査電極と複数の信号電極とがマトリックス状に配列されて成るドットマトリクスタイプの表示バネルに、当該表示パネルの表示画面よりアスペクト比の小さい映像信号を表示すると共に、当該映像信号の表示部分を挟んで上下に配されたマスク表示部分を表示する表示装置において、

上記マスク表示部分を同一色で表示するための信号を発生する発生手段と、

上記映像信号の垂直帰線期間内に、1走査期間で上記マ 10 スク表示部分に対応する上記表示バネルの上端部分及び下端部分の少なくとも一方の複数の走査電極のうち、奇数番目の走査電極を同時に走査して上記発生手段で発生させた信号を上記表示バネルの全信号電極に印加させ、上記1走査期間に続く次の1走査期間で同偶数番目の走査電極を同時に走査して上記発生手段で発生させた信号を上記表示バネルの全信号電極に印加させる制御手段と、を具備したことを特徴とする表示装置。

【請求項2】上記表示パネルは液晶表示パネルでなり、 上記制御手段による上記奇数番目の走査電極走査時と上 20 記偶数番目の走査電極走査時及び1フィールド毎でそれ ぞれ走査電極及び信号電極に印加される電圧の極性を反 転する反転手段をさらに具備したことを特徴とする請求 項1記載の表示装置。

【請求項3】複数の走査電極と複数の信号電極とがマトリックス状に配列されて成るドットマトリクスタイプの表示バネルに、当該表示パネルの表示画面よりアスペクト比の小さい映像信号を表示すると共に、当該映像信号の表示部分を挟んで上下に配されたマスク表示部分を表示する表示装置において、

上記マスク表示部分を同一色で表示するための信号を発生する発生手段と、

上記映像信号の非表示期間内に、上記マスク表示部分の 上下それぞれに対応する上記表示パネルの各1本の走査 電極計2本毎に、順次走査して上記発生手段で発生させ た信号を上記表示パネルの全信号電極に印加させる制御 手段とを具備したことを特徴とする表示装置。

【請求項4】複数の走査電極と複数の信号電極とがマトリックス状に配列されて成るドットマトリクスタイプの表示バネルに、当該表示パネルの表示画面よりアスペクト比の小さい映像信号を表示すると共に、当該映像信号の表示部分を挟んで上下に配されたマスク表示部分を表示する表示装置において、

上記マスク表示部分を同一色で表示するための信号を発生する発生手段と、

上記映像信号の非表示期間内に、上記マスク表示部分の 上下それぞれに対応する上記表示バネルの各n本(n: 2以上の整数)の走査電極計2n本毎に、順次走査して 上記発生手段で発生させた信号を上記表示バネルの全信 号電極に印加させる制御手段と、を具備したことを特徴 50 とする表示装置。

【請求項5】複数の走査電極と複数の信号電極とがマトリックス状に配列されて成るドットマトリクスタイプの表示パネルに、当該表示パネルの表示画面よりアスペクト比の大きい映像信号を表示させる共に、当該映像信号の表示部分を挟んで左右に配されたマスク表示部分を表示する表示装置において、

上記マスク表示部分を同一色で表示するために、上記表示パネルのマスク表示部分の信号電極に映像信号のペデスタルレベルに応じた信号を印加させる制御手段を具備したことを特徴とする表示装置。

【請求項6】上記制御手段は、

サンプリング信号を出力する双方向シフトレジスタ部と、上記双方向シフトレジスタ部から出力されるサンプリング信号に応じて映像信号をサンプリングして、得られるサンプリング電圧に応じた電圧を、上記信号電極に供給するサンプルホールド部とを含み、

上記双方向シフトレジスタ部は、上記マスク表示部分の 表示を担う一方のシフトレジスタと、上記映像信号の表 示を担う他方のシフトレジスタとからなり、

上記表示パネルのマスク表示部分の信号電極に対応する、上記一方のシフトレジスタに含まれるラッチ回路に、予め対応するデータを書込むデータ書込み手段と、上記マスク表示部分の信号電極の隣の信号電極から映像信号のサンプリングを開始させるべく、上記他方のシフトレジスタにサンプリング開始信号を出力するサンプリング開始制御手段と、

を備えたことを特徴とする請求項5記載の表示装置。 【請求項7】上記データ書込手段は、

30 映像信号の垂直帰線期間毎に、上記マスク表示部分の信号電極に対応する、上記一方のシフトレジスタに含まれるラッチ回路に、対応するデータを書込むことを特徴とする請求項6記載の表示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、例えば液晶表示パネルのようにドットマトリクスタイプの表示パネルでとの表示パネルとはアスペクト比の異なる映像信号を表示させる表示装置に関する。

40 [0002]

【従来の技術】近時、ハイビジョン放送や第2世代EDTV放送等でアスペクト比9:16の横長の映像(以下「ワイド映像」と称する)が広く使用されるようになっており、従来より使用されていたアスペクト比3:4の通常の映像(以下「標準映像」と称する)に代わって将来はテレビ放送等の主流となっていくであろうと思われる。

【0003】図20はEDTV放送で使用されるNTS Cワイド映像信号の信号波形を例示するものである。

【0004】図20(1)で示す如くNTSCワイド映

2

像信号は1フィールド当りの走査線数及びそのうちの有 効走査線数共にNTSC標準信号と共通し、NTSC標 準信号の受信を行なう通常のテレビ受像機等でも表示で きるように互換性を計っている。

【0005】図20(2)は上記NTSCワイド映像信 号の1水平走査期間(1H)当りの信号波形を示すもの で、図中にも記している如くNTSC標準信号と同じ時 間幅に4/3倍の表示データが盛り込まれている。

【0006】図21は上述したNTSCワイド映像信号 の概念を示すものであり、図21(1)に示すようなア 10 スペクト比3:4の標準画面分に時間的に圧縮された信 号を、走査線方向に4/3倍して図21(2)に示す如 く元のアスペクト比9:16のワイド映像として表示さ せるものである。

【0007】しかるに、アスペクト比3:4の標準型の 液晶表示パネルの画面で、上記アスペクト比9:16の ワイド映像を縦横のバランスを崩すことなく、かつ部分 的に欠けることなくすべて表示させたい場合、図22に 示すように画面の上端と下端の少なくとも一方の合わせ て画面の1/4の部分(図中にハッチングで示す部分) を黒のような同一色でマスク表示させる必要がある。

【0008】図22では、画面の上端と下端の双方、画 面の各1/8の部分をマスク表示としてワイド映像を表 示させた状態を示す。例えばこの標準型の液晶表示パネ ルの走査線数が234本である場合、マスク表示を行な う画面の上端及び下端の部分の走査線数は各30本、合 わせて60本となる。

【0009】しかるに、これらマスク表示を行なう部分 はワイド映像の非有効表示期間であり、NTSC方式で は1フィールドの走査線数が262.5、そのうち有効 30 表示走査線が241.5であるから、その差である垂直 帰線期間を中心とした21Hという短い時間で上記60 本分のマスク表示部分をすべて走査しなければならない ことになる。

【0010】そとで、例えば上記映像信号の有効表示走 査線数241.5本のうちの232本分のみを実画面表 示として用い、マスク表示のための時間を30.5Hと しても、上記60本分のマスク表示部分の走査のために 必要な時間は約半分程度しかなく、当該マスク表示部分 の走査を映像表示部分の走査と同様に行なっていたので は、表示ができないことになる。

【0011】因みに、実画面表示の走査線数を232本 とした場合の有効表示確保率は約96%(=232/2 41.5)となり、一応充分な有効表示率である95% は確保できている。

【0012】また、充分なマスク表示のための時間60 Hを確保するべく、実画面表示として有効表示走査線数 のうち202本以下の走査線分の映像信号のみで表示を 行なうことも考えられるが、このときの有効表示率は約 84% (=202/241.5)となり、表示される範 50 複数の走査電極と複数の信号電極とがマトリックス状に

囲が非常に狭いものとなってしまう。

【0013】そとで、上記のように実画面表示の走査線 数を232本としながら、マスク表示部分では表示駆動 を行なう駆動回路の基本クロックの周波数を可変し、表 示のために画素をチャージする時間を映像表示部分の同 時間の1/2以下となるように表示装置を構成すれば、 上記図22に示したような表示も実現できることとな

【0014】しかしながら、上記のように従来―般の液 晶表示装置では、黒表示を行なう部分を走査するための 期間が逼迫しており、同期間内で画素をチャージする時 間が映像表示の部分の同時間の1/2以下となるように 構成されるため、画素をチャージする時間が不十分であ り、表示の際に濃淡のむらを生じてしまうことがあり得 る。

【0015】ところで、その一方で、近時、ハイビジョ ン放送や第2世代EDTV放送等に対応したアスペクト 比が9:16の横長(ワイド型)テレビが普及してい る。

【0016】このアスペクト比9:16の横長テレビ 20 に、アスペクト比3:4の標準映像をアスペクト比3: 4の映像として表示する場合には、図23に示す如く、 画面の両端(右端及び左端)の1/4の部分(図中でハ ッチングで示す部分)を黒のような同一色で表示する必 要がある。

【0017】また、図24に示すように、アスペクト比 3:4の通常の映像信号を表示する場合は、映像信号V sigの1水平走査期間(1H)63.6μs中の約51 μs間だけ映像を表示している。そして、図23に示す 如く、アスペクト比9:16の横長画面の中央にアスペ クト比4:3の映像を、左右に黒帯(無画像)を表示さ せる場合に、黒帯の部分を映像区間と同一クロックでサ ンプリングすると、その期間は $51\mu S \times 4/3 = 68$ μSとなり、1水平走査期間(1H)よりも長くなり、 映像の表示が不可能となるという問題がある。

[0018]

40

【発明が解決しようとする課題】本発明は上記のような 実情に鑑みてなされたもので、その目的とするところ は、ドットマトリクスタイプの表示パネルでとの表示パ ネルよりアスペクト比の高い横長の映像を表示させる 際、映像の上下に表示させる黒等の同一色部分の表示走 査を時間的な余裕を持って行ない、色むら等の発生を防 止することが可能な表示装置を提供することにある。 【0019】また、本発明の他の目的は、ドットマトリ クスタイプの表示パネルでとの表示パネルよりアスペク ト比の小さい通常の映像を表示させる際、適正な表示が 可能な表示装置を提供することにある。

[0020]

【課題を解決するための手段】請求項1記載の発明は、

配列されて成るドットマトリクスタイプの表示パネル に、当該表示パネルの表示画面よりアスペクト比の小さ い映像信号を表示すると共に、当該映像信号の表示部分 を挟んで上下に配されたマスク表示部分を表示する表示 装置において、上記マスク表示部分を同一色で表示する ための信号を発生する発生手段と、上記映像信号の垂直 帰線期間内に、1 走査期間で上記マスク表示部分に対応 する上記表示パネルの上端部分及び下端部分の少なくと も一方の複数の走査電極のうち、奇数番目の走査電極を 同時に走査して上記発生手段で発生させた信号を上記表 10 示パネルの全信号電極に印加させ、上記1走査期間に続 く次の1走査期間で同偶数番目の走査電極を同時に走査 して上記発生手段で発生させた信号を上記表示パネルの 全信号電極に印加させる制御手段と、を具備したことに より上記課題を解決する。

【0021】従って、横長の映像の上下に表示させる黒 等の同一色部分の表示走査に要する時間が2走査期間の みとなるので、同部分の表示走査を時間的に充分余裕を 持って行なうことができ、画素にチャージする期間を映 像表示の際と同様にできるため、色むら等の発生を防止 20 して均一な同一色部分の表示を行なわせることができ る。

【0022】また、請求項2記載の発明は、上記請求項 1記載の表示装置において、上記表示パネルは液晶表示 パネルでなり、上記制御手段による上記奇数番目の走査 電極走査時と上記偶数番目の走査電極走査時及び1フィ ールド毎でそれぞれ走査電極及び信号電極に印加される 電圧の極性を反転する反転手段をさらに備えるようにし たものである。

【0023】従って、上記請求項1記載の表示装置の効 30 果に加えて、同一極性の電圧の連続印加で性能が劣化し てしまう液晶表示パネルにも適用可能となる。

【0024】請求項3記載の発明は、複数の走査電極と 複数の信号電極とがマトリックス状に配列されて成るド ットマトリクスタイプの表示パネルに、当該表示パネル の表示画面よりアスペクト比の小さい映像信号を表示す ると共に、当該映像信号の表示部分を挟んで上下に配さ れたマスク表示部分を表示する表示装置において、上記 マスク表示部分を同一色で表示するための信号を発生す る発生手段と、上記映像信号の非表示期間内に、上記マ スク表示部分の上下それぞれに対応する上記表示パネル の各1本の走査電極計2本毎に、順次走査して上記発生 手段で発生させた信号を上記表示パネルの全信号電極に 印加させる制御手段と、を備えたことにより上記課題を 解決する。

【0025】従って、上記マスク表示部分の走査に要す る時間を半滅させ、同部分の表示走査を時間的な余裕を 持って行なうことができ、画素にチャージする期間を映 像表示装置と同時にできるため、色むら等の発生を防止 できる。

【0026】また、請求項4記載の発明は、複数の走査 電極と複数の信号電極とがマトリックス状に配列されて 成るドットマトリクスタイプの表示パネルに、当該表示 パネルの表示画面よりアスペクト比の小さい映像信号を 表示すると共に、当該映像信号の表示部分を挟んで上下 に配されたマスク表示部分を表示する表示装置におい て、上記マスク表示部分を同一色で表示するための信号 を発生する発生手段と、上記映像信号の非表示期間内 に、上記マスク表示部分の上下それぞれに対応する上記 表示バネルの各n本(n:2以上の整数)の走査電極計 2 n 本毎に、順次走査して上記発生手段で発生させた信 号を上記表示パネルの全信号電極に印加させる制御手段 と、を具備したことにより上記課題を解決する。

6

【0027】従って、上記記マスク表示部分の走査に要 する時間を1/2nと大幅に減少させたので、例えばビ デオテープレコーダにおける早送り再生等のように垂直 帰線期間が極端に短くなってしまうような場合でも、同 部分の表示走査を時間的に充分余裕を持って行なうとと ができ、画素にチャージする期間を映像表示装置と同時 にできるため、色むら等の発生を防止して均一な同一色 によるマスク表示を行なわせることができる。

【0028】また、請求項5記載の発明は、複数の走査 電極と複数の信号電極とがマトリックス状に配列されて 成るドットマトリクスタイプの表示パネルに、当該表示 バネルの表示画面よりアスペクト比の大きい映像信号を 表示させる共に、当該映像信号の表示部分を挟んで左右 に配されたマスク表示部分を表示する表示装置におい て、上記マスク表示部分を同一色で表示するために、上 記表示パネルのマスク表示部分の信号電極に映像信号の ベデスタルレベルに応じた信号を印加させる制御手段を 具備したことにより上記課題を解決する。

【0029】従って、表示画面の左右にマスク部を表示 する表示装置において、マスク部に対応する表示バネル の信号電極に映像信号のペデスタルレベルに応じた電圧 を印加する構成である故、簡単な回路構成で色むら等の 発生を防止して均一な同一色によるマスク表示を行わせ るととができる。

【0030】また、この場合、請求項6記載の発明の如 く、上記制御手段は、サンプリング信号を出力する双方 向シフトレジスタ部と、上記双方向シフトレジスタ部か ら出力されるサンプリング信号に応じて映像信号をサン プリングして、得られるサンプリング電圧に応じた電圧 を、上記信号電極に供給するサンプルホールド部とを含 み、上記双方向シフトレジスタ部は、上記マスク表示部 分の表示を担う一方のシフトレジスタと、上記映像信号 の表示を担う他方のシフトレジスタとからなり、上記表 示パネルのマスク表示部分の信号電極に対応する、上記 一方のシフトレジスタに含まれるラッチ回路に、予め対 して均一な同一色によるマスク表示を行なわせることが 50 応するデータを書込むデータ書込み手段と、上記マスク

表示部分の信号電極の隣の信号電極から映像信号のサンプリングを開始させるべく、上記他方のシフトレジスタ にサンプリング開始信号を出力するサンプリング開始制御手段と、を備えたことが有効である。

【0031】従って、請求項5記載の表示装置において、信号側ドライバ内部の双方向シフトレジスタを利用して映像信号のペデスタルレベルをサンプリングして、マスク(黒帯)表示部に対応する信号電極にこのペデスタルレベルに応じた電圧を印加する構成である故、簡単な回路で横長表示装置の左右のマスクを表示することが可能となる。また、画素数の制約が無い為、任意の画素数の表示装置に対し任意の幅のマスクを表示することが可能であり汎用性が高いという効果を奏する。

【0032】また、請求項7記載の発明は、上記データ 書込手段は、映像信号の垂直帰線期間毎に、上記マスク 表示部分の信号電極に対応する、上記一方のシフトレジ スタに含まれるラッチ回路に、対応するデータを書込む ことが有効である。

【0033】従って、請求項5記載の表示装置において、より色むら等の発生を防止して均一な同一色による 20マスク表示を行わせることができる。

[0034]

【発明の実施の形態】

(第1の実施の形態)第1の実施の形態は請求項1及び 2に対応する。

【0035】以下本発明をTFT (薄膜トランジスタ) 液晶パネルの表示装置に適用した場合の実施の一形態に ついて図面を参照して説明する。

【0036】図1はその回路構成を例示するもので、1 1が表示対象となる3:4のアスペクト比を有するTF T液晶パネル、12がこのTFT液晶パネル11の走査 電極を駆動する走査電極ドライバ、13が同じくTFT 液晶パネル11の信号電極を駆動する信号電極ドライバ である。

【0037】走査電極ドライバ12は、図示する如くTFT液晶パネル11の走査電極数分の桁容量を有するシフトレジスタ12aと、このシフトレジスタ12aの各桁に対応して設けられたゲート回路としてのアンド回路群12b及びこのアンド回路群12bの出力を増幅して走査電極の駆動電圧を発生するアンプ群12cを有する。

【0038】しかるに、上記シフトレジスタ12aに対して制御回路14からシフトクロックa及びスタート信号bが与えられ、同じく制御回路14からアンド回路群12bに対して出力イネーブル信号cが与えられる。

【0039】また制御回路14は、走査電極ドライバ12のみならず、上記信号電極ドライバ13に制御信号dを、反転回路15に極性反転信号eを、そして、映像色信号切換回路16に選択信号fをそれぞれ与える。

【0040】映像色信号切換回路16は、6つのゲート 50 9本目の始めの29本と211本目から239本目の終

回路 $16a\sim16f$ 及びインバータ16gから構成されるもので、TFT液晶バネル11に表示されるための映像色信号RGBはそれぞれゲート回路16a, 16c, 16eに入力される。また、ゲート回路16b, 16d, 16fには同一色としての黒を表示させるための一定電圧Vfが入力する。

【0041】しかして、上記制御回路14からの選択信号 f が直接ゲート開閉信号としてゲート回路16b, 16d, 16fへ、またインバータ16gで反転された後にゲート開閉信号としてゲート回路16a, 16c, 16eへ送出される。上記ゲート回路16a~16fの出力はいずれも上記反転回路15に送られ、ことでTFT液晶パネル11の特性の劣化を防止すべく極性反転信号eに従って適宜走査線毎及び1フィールド毎でTFT液晶パネル11の電圧の極性が反転されて上記信号電極ドライバ13へ与えられる。

【0042】したがって、制御回路14から映像色信号切換回路16への選択信号fが"L"レベルである時はゲート回路16a,16c,16eが開状態、ゲート回路16b,16d,16fが閉状態となり、映像色信号RGBが選択されて反転回路15へ送出されることとなり、反対に選択信号fが"H"レベルである時はゲート回路16a,16c,16eが閉状態、ゲート回路16b,16d,16fが開状態となり、黒表示のための一定電圧Vfが選択されて反転回路15へ送出される。

【0043】上記のような回路構成にあって、アスペクト比が3:4のTFT液晶パネル11にアスペクト比が9:16と小さいワイド映像を表示させる場合の動作について図2及び図3を用いて説明する。

【0044】なお、図2中に「III」で示す範囲を拡大 して示したものが図3であり、図2(1)及び図3

- (1)は共に映像色信号RGB、図2(2)及び図3
- (3)は共にシフトクロックa、図2(3)及び図3
- (3)は共にスタート信号 b、・・・、図2(6)及び図3(6)は共に選択信号 f というように、図内の括弧はすべて同信号が対応するようにしている。

【0045】TFT液晶パネル11の走査線数(電極数)が例えば240本であり、上記図22で示した如く画面の上端と下端の双方、各画面の1/8の部分を黒表40 示として画面の中央位置でワイド映像を表示させるものとする。この場合、黒表示を行なう画面の上端及び下端の部分の走査線数は各30本、合わせて60本となる。【0046】制御回路14は、映像色信号切換回路16に入力される映像色信号の非サンプリング期間、すなわち表示を行なわない垂直帰線期間内で、1水平走査期間(以下及び図面中では「1H」と略称する)に走査電極ドライバ12のシフトレジスタ12aへのシフトクロックaを239本出力する。

【0047】また、このシフトレジスタの1本目から2 9本目の始めの29本と211本目から239本目の終

りの29本に同期して1本おきとなるようにシフトレジスタ12 aへのスタート信号bを "H"レベルとする。【0048】上記1Hの期間が終了した後、アンド回路群12bへの出力イネーブル信号cを2H分だけ "H"レベルとすると、その始めの1HでTFT液晶パネル11の上下端部分各30本の走査電極のうちの奇数番目、すなわち1、3、…、27、29、211、213、…、237、239番目が同時に "H"レベルとなり、選択走査状態となる。

【0049】このとき、選択信号 f を上記シフトクロッ 10 クaが出力されている l H手前の時点から 2 H分だけ "H"レベルとしておけば、映像色信号R G B に代えて 黒表示のための一定電圧V f が映像色信号切換回路 l 6 で切換選択され、反転回路 l 5 を介して信号電極ドライバ l 3 にサンプルホールドされてTF T液晶バネル l l の信号電極にチャージされることとなる。

【0050】次に、続く1 Hの始めの図中にt1で示すタイミングでシフトクロックaを1本シフトレジスタ12aの保持内容を1桁分シフトさせると、今度はTFT液晶パネル11の上下 20端部分各30本の走査電極のうちの偶数番目、すなわち2,4,…,28,30,212,214,…,238,240番目が同時に"H"レベルとなり、選択走査状態となる。

【0051】とのとき、映像色信号RGBに代えて映像色信号切換回路16で切換選択された黒表示のための一定電圧Vfが、極性反転信号eにより反転回路15で上記奇数ラインの選択走査時とは極性が反転された状態で、信号電極ドライバ13にサンプルホールドされてTFT液晶パネル11の信号電極にチャージされることと 30なる。

【0052】そして、続く1Hで再度シフトレジスタ12aへのシフトクロックaを239本出力し、シフトレジスタ12aの保持内容をクリアする。また、このとき、図中にt2で示すタイミングで上記239本中の209番目に同期してスタート信号bを出力すると、TFT液晶パネル11の走査電極中の映像範囲の1番目、すなわち31番目に走査信号がシフトされ、以上で垂直帰線期間を終えて次の1Hから映像表示が可能となるものである。

【0053】なお、図1の構成及び動作では示さなかったが、走査電極ドライバ12のシフトレジスタ12aをリセット機能を有するものとすれば、TFT液晶パネル11の上下端部分各30本の走査電極のうちの奇数番目及び偶数番目の走査を終了した後、上記のようにシフトクロックaを239本出力してシフトレジスタ12aの保持内容をクリアする代わりに、1回リセットを行なってその保持内容を一括クリアした後、シフトクロックaを31本出力し、その先頭位置でスタート信号bを1本出力することでも、次の1Hから映像表示が可能とな

【0054】また、上記実施の形態では表示対象として ΓΓΤ液晶パネル11を用いた場合を説明したが、本発

TFT液晶パネル11を用いた場合を説明したが、本発明はこれに限るものではなく、TFT以外の液晶表示パネルやさらにはプラズマディスプレイ等、ドットマトリクスタイプの表示パネルであれば適用可能であることは言うまでもない。

【0055】(第2の実施の形態)第2の実施の形態は 請求項3及び4に対応する。

【0056】以下本発明をNTSCワイド映像信号の表示にも対応した液晶パネルの表示装置に適用した場合の第2の実施の形態について図面を参照して説明する。

【0057】図4はその回路構成を例示するもので、映像入力端子20から入力されたNTSC方式のコンボジット映像信号はRGBデコーダ21及びワイド検出回路22へ送られる。

【0058】RGBデコーダ21は、入力されたコンボジット映像信号に対して同期分離検出やクロマ処理等の処理を施すことによりR、G、Bの原色信号と水平同期信号H及び垂直同期信号Vよりなる同期信号とをデコード出力するもので、得られた各同期信号H、Vをコントローラ23へ、原色信号R、G、Bを反転アンプ24へそれぞれ出力する。

【0059】またRGBデコーダ21は、コントローラ23から黒表示信号BLACKを受けた際に、上記コンポジット映像信号からデコードした原色信号に代えて黒表示用の各階調値を有した原色信号R,G,Bを反転アンプ24へ送出する。

【0060】上記ワイド検出回路22は、入力されたコンボジット映像信号中の特定走査線位置に重畳されている識別信号の有無を検出することにより、そのコンボジット映像信号がアスペクト比9:16のワイド映像信号であるか、またはアスペクト比3:4の標準映像信号であるかを判断するためのもので、ワイド映像信号であることを示す上記識別信号を検出した場合には上記コントローラ23ヘワイド表示モード信号を送出する。

【0061】コントローラ23は、その詳細な構成は後述するが、RGBデコーダ22から送られてくる同期信号H,Vとワイド検出回路22から送られてくるワイド 表示モード信号に基づいて、表示対象であるアスペクト比3:4の標準表示画面を有するNTSC方式用の液晶表示パネル(LCD)25の信号電極を駆動する信号側ドライバ26に水平制御信号を、同走査電極を駆動する走査側ドライバ27に垂直制御信号を、そして上記反転アンプ24及びアンプ28に反転信号FRPをそれぞれ出力する。

【0062】反転アンプ24は、RGBデコーダ21から受けた原色信号R,G,Bをコントローラ23からの反転信号FRPに応じて走査線単位及びフィールド単位で適宣極性を反転させた後に上記信号側ドライバ26へ

供給する。

【0063】アンプ28は、コントローラ23からの反 転信号FRPにより走査線単位及びフィールド単位で適 宣極性を反転させた走査電圧VCOMを発生して上記走 査側ドライバ27へ供給する。

【0064】しかして、走査側ドライバ27がアンプ2 8からの走査電圧VCOMにより液晶表示パネル25の 走査電極を順次走査駆動し、これに合わせて信号側ドラ イバ26が反転アンプ24からの反転原色信号R,G, Bに応じて液晶表示パネル25の信号電極を階調駆動す 10 ることで、液晶表示パネル25に映像が表示されるもの である。

【0065】上述した如く液晶表示パネル25とこの液 晶表示パネル25の信号電極を駆動する信号側ドライバ 26及び同走査電極を駆動する走査側ドライバ27は 3:4のアスペクト比を有するものであり、対するに映 像入力端子20から入力される映像信号は3:4のアス ベクト比を有する標準映像の場合と9:16のアスペク ト比を有するワイド映像の場合とがあり得る。したがっ て、コントローラ23ではこれらの映像信号の入力に応 20 じて液晶表示パネル25に映像を表示させるべくタイミ ング等の表示制御動作を行なうものである。

【0066】図5は上記コントローラ23の詳細な回路 構成を例示するもので、RGBデコーダ21からの水平 同期信号HはPLL回路31に、垂直同期信号Vは同期 制御回路32に、そしてワイド検出回路22からのワイ ド表示モード信号は黒帯・間引き制御回路33及び間引 きデコーダ34にそれぞれ入力される。

【0067】PLL回路31は、発振回路としてのVC ○35と共にループ回路を構成し、水平デコーダ36か 30 ら送られてくる走査パルス PHと上記水平同期信号Hと の位相差に応じた信号を該VCO35に出力する。VC O35は、PLL回路31からの信号電圧に基づいてと のコントローラ23内における基本クロック(CK)を 発生し、水平カウンタ37及びドットクロック発生回路 38へ送出する。

【0068】上記水平デコーダ36は、入力される映像 信号の1水平走査期間内におけるドット位置をカウント する水平カウンタ37のカウント値を基に、スターと信 号SRT、出力イネーブル信号OE及びクリア信号CL Rを纏めて水平制御信号として直接上記信号側ドライバ 26へ送出する一方、ゲート出力イネーブル信号GOE 及びゲートパルスクロックGPCKを垂直制御信号とし て上記黒帯・間引き制御回路33へ出力し、さらに走査 線クロックとなる内部水平同期信号(内部H)を垂直カ ウンタ39、間引きカウンタ40、FRP発生回路41 及びリセット信号Rとして上記水平カウンタ37へそれ ぞれ出力する。

【0069】上記ドットクロック発生回路38は、VC O35から送られてきた基本クロックを適宜分周してド 50 入力端子20から入力された場合、このコンポジット映

ットクロックDCKを発生し、上記水平制御信号の一部 として直接上記信号側ドライバ26へ送出する。

【0070】上記同期制御回路32は、上記RGBデコ

12

ーダ21から入力される映像信号中から分離した垂直同 期信号Vと垂直デコーダ42からの制御信号により内部 垂直同期信号(内部V)を発生し、これをリセット信号 として上記垂直カウンタ39、及び間引きカウンタ40 へ、そして、FRP発生回路41へそれぞれ出力する。 【0071】垂直デコーダ42は、上記水平デコーダ3 6の出力する内部水平同期信号により映像信号中の1フ ィールド内における走査線位置をカウントする垂直カウ ンタ29のカウント値を基に、上記同期制御回路32へ 制御信号を送出する一方、ゲートスタート信号GSRT を上記垂直制御信号の一部として直接上記走査側ドライ バ27へ送出し、また上記黒帯・間引き制御回路33へ 上記ゲートパルスクロックGPCKの切換えを指示する GPCK切換え信号及びゲート出力停止信号を、間引き デコーダ34へ間引き停止信号を、上記RGBデコーダ 21 に黒表示信号BLACKをそれぞれ送出する。

【0072】間引きデコーダ34は、上記垂直カウンタ 39と同じく水平デコーダ36の出力する内部水平同期 信号により映像信号中の1フィールド内における走査線 位置をカウントする間引きカウンタ40のカウント値を 基に、上記ワイド検出回路22から入力されるワイド表 示モード信号及び上記垂直デコーダ42から入力される 間引き停止信号をに対応して、間引きを行なうべき走査 線位置となるタイミングを表わす間引きライン信号を上 記黒帯・間引き制御回路33及びFRP発生回路41に 送出する。

【0073】FRP発生回路41は、水平デコーダ36 からの内部水平同期信号と間引きデコーダ34からの間 引きライン信号及び同期制御回路32からの内部垂直同 期信号により、液晶表示パネル25の走査線単位及びフ ィールド単位で電極にかかる電圧の極性を反転させるた めの反転信号FRPを発生し、上述した如く上記反転ア ンプ24及びアンプ28へ出力する。

【0074】上記黒帯・間引き制御回路33は、水平デ コーダ36から送られてくる垂直制御信号としてのゲー ト出力イネーブル信号GOE及びゲートバルスクロック GPCKの上記走査側ドライバ27への出力を、上記間 引きデコーダ34からの間引きライン信号、上記垂直デ コーダ42からのGPCK切換え信号とゲート出力停止 信号、及び上記ワイド検出回路22からのワイド表示モ ード信号により適宜停止制御する。

【0075】上記のような回路構成にあって、映像入力 端子20にアスペクト比9:16のワイド映像による信 号のコンポジット映像信号が入力される場合の動作につ いて説明する。

【0076】ワイド映像のコンポジット映像信号が映像

40

像信号中の特定走査線位置にはワイド映像用の識別信号が重畳されているので、ワイド検出回路22はこの識別符号を検出し、上記コントローラ23へワイド表示モード信号を送出する。

【0077】RGBデコーダ21は、映像入力端子20から入力されたコンポジット映像信号からR、G、Bの原色信号と水平同期信号H及び垂直同期信号Vよりなる同期信号とを分離し、各同期信号H、Vをコントローラ23へ、原色信号R、G、Bを反転アンプ24へそれぞれ出力する。

【0078】コントローラ23においては、入力されたコンポジット映像信号が1走査期間内に時間的に信号量が圧縮されたワイド映像によるものであることと、液晶表示パネル25の信号電極数及び走査線電極数を鑑みて水平制御信号及び垂直制御信号を信号ドライバ側26及び走査側ドライバ27へ送出する。

【0079】すなわち、NTSC方式のワイド映像信号が同方式の標準映像信号と同じく走査線数262.5本/フィールド、そのうちの有効走査線数も同じく241.5本/フィールドであり、このワイド映像信号を縦20横のバランスをくずすことなくアスペクト比3:4の画面を有する液晶表示パネル25に表示させるためには、上記図22に示したように画面の上端部分及び下端部分の合わせて画面全体の1/4(=3/12)を同一色、例えば黒でマスク表示し、残る3/4(=9/12)を表示に使用することになる。

【0080】Cとで映像信号の間引く割合を考える。上されるNTS記液晶表示パネル25の垂直方向の画素数、すなわち走と第2フィー査電極数を234本とし、そのうち上から第1本目〜第記マスク表示30本目の30本と第205本目〜第234本目の3030本の合わせて60本により黒のマスク表示を行ない、残【0087】る中央の第31本目〜第204本目の174本でワイド側ドライバ2映像を表示するものとする。目〜2344

【0081】これに対して、入力されるワイド映像信号の1フィールド中の有効走査線数は上述した如く24 1.5本であるので、そのうちの232本にわたる範囲を上記表示に用いるものとすると、ちょうど174/232=3/4となり、入力された映像信号の4本中、1本を間引いて残る3本を表示に用いればよいこととなる

【0082】したがって、コントローラ23内では、間引きデコーダ34が水平デコーダ36の出力する内部水平同期信号により映像信号中の1フィールド内における走査線位置をカウントする間引きカウンタ40のカウント値を基に、上記ワイド検出回路22からワイド表示モード信号が入力されており、且つ映像表示期間で垂直デコーダ42から間引き停止信号が入力されていないことを確認して、ワイド映像信号の有効走査数232本中で4本に1本の割合で"H"レベルとなるような、タイミングの間引きライン信号を上記黒帯・間引き制御回路3

3及びFRP発生回路41に送出する。

【0083】 これに対して黒帯・間引き制御回路33は、水平デコーダ36から送られてくる垂直制御信号としてのゲート出力イネーブル信号GEO及びベートバルスクロックGPCKの上記走査側ドライバ27への出力を、間引きデコーダ34からの間引きライン信号と上記ワイド検出回路22からのワイド表示モード信号、垂直デコーダ42からのGPCK切換え信号及びゲート出力停止信号とにより結果的に1フィールド内で174(=232×(3/4))本の走査線を駆動するべく適宜停止制御させる。

14

【0084】この場合、上述した如くNTSC方式のワイド映像信号の有効走査線数241.5本/フィールド中の232本/フィールドを3/4に間引いて表示に使用するのであるから、「232/241.5=約96(%)」の計算により、表示に用いる各走査線での水平方向の信号量を略96%とし、左右両端合わせて略4%の映像を表示に使用しないように上記水平デコーダ36、水平カウンタ37及びドットクロック発生回路38を含む水平系の周辺回路を設計すれば、ほとんど偏平がなく縦横のバランスのとれたワイド映像を液晶表示パネル25の中央位置で表示することができる。

【0085】次に、上記のような画面中の映像表示部分の動作に続いて、画面上端部分及び下端部分のマスク表示部分の動作について述べる。

【0086】図6及び図7は、映像入力端子20に入力されるNTSC方式のワイド映像信号の第1フィールドと第2フィールドにおける主として垂直帰線期間での上記マスク表示部分の表示駆動のための各信号波形を示すものである。

【0087】すなわちマスク表示部分においては、走査側ドライバ27が液晶表示パネル25の上から205本目~234本目の走査電極を駆動するタイミングを垂直カウンタ39のカウント値により検知した垂直デコーダ42が、RGBデコーダ21に送出する図6(2)、図7(2)に示す如く黒表示信号BLACKを"H"レベルとして、入力された映像信号をデコードして得られる原色信号R、G、Bに代えて黒表示用の各固定階調値を有した原色信号R、G、Bを反転アンプ24へ送出させる

【0088】また、これと共に垂直デコーダ42は、図6(3),図7(3)に示すように上記走査側ドライバ27への上記垂直制御信号の一部としてのゲートスタート信号GSRTを1パルス分出力させ、さらに同時に図示はしないが間引きデコーダ34への間引き無効信号も上記黒表示信号BLACKとほぼ同タイミングで"H"レベルとする。

【0089】このとき水平デコーダ36から黒帯・間引き制御回路33を介して垂直制御信号として走査側ドラ イバ27へ出力されるゲートパルスクロックGPCKは

図6(4),図7(4)に示すように、同じくゲート出 カイネーブル信号GOEを図6(5),図7(5)に示 すように映像表示部分の期間と同様に出力されて、走査 側ドライバ27により液晶表示パネル25の第1本目の 走査電極と第205本目の走査電極、第2本目の走査電 極と第206本目の走査電極、・・・・というように、図中 のゲート出力イネーブル信号GOE中に数字で示す如く 第1本目~第30本目の走査電極30本と第205本目 ~第234本目の走査電極30本とが、それぞれ1本ず つ、同時に2本単位で順次選択されて走査駆動されると 10 ととなる。

【0090】したがって、上記上端部分30本と下端部 分30本の合わせて60本分のマスク表示部分の走査に 必要な時間は30Hとなり、映像信号中の表示に用いる 部分の該当時間232Hの期間と合わせても、1フィー ルドの時間262.5 H内で、すべて走査可能となる。 【0091】図8(a),(b)はこのマスク表示部分 の走査線の同時選択の様子を示すものであり、画面上端 部分側の走査線(1), (2), …, (30)と画面 下端部分側の走査線(1)',(2)',…,(3) 0) 'とでそれぞれ1本ずつ、1 Hの期間同時に2本単 位で順次選択されていることがわかる。

【0092】上記のようなマスク表示部分の各画素にお いては、映像表示部分と同様に1Hの期間で黒表示信号 BLACKに基づいた固定階調値のチャージを行なって いるため、黒表示部分にむらを生じることなく、均一な 表示とさせることができる。

【0093】(第3の実施の形態)第3の実施の形態は 請求項3及び4に対応する。

【0094】以下本発明をNTSCワイド映像信号の表 30 示にも対応した液晶パネルの表示装置に適用した場合の 第3の実施の形態について図面を参照して説明する。

【0095】しかるに、その回路構成については上記図 4と同様であるものとし、さらに構成回路中で全体の動 作制御を行なうコントローラの詳細な内部構成について は上記図5と同様であるものとして、それぞれ同一部分 には同一符号を付してその説明は省略するものとする。

【0096】次に、上記第3の実施の形態における、主 として画面上端部分及び下端部分のマスク表示部分の動 作について図9乃至図11を用いて述べる。

【0097】図9及び図10は、映像入力端子20に入 **力されるNTSC方式のワイド映像信号の第1フィール** ドと第2フィールドにおける主として垂直帰線期間での 上記マスク表示部分の表示駆動のための各信号波形を示 すものである。

【0098】すなわち、この動作においては、図9 (9)、図10(9)に示す如くゲート出力イネーブル 信号GOEに応じて、映像表示部分において液晶表示素 子のライン反転による交流駆動のために1本離れた2本 る。

【0099】例えば、図中のtaで示すタイミングでは 第202本目の走査電極と第204本目の走査電極とが 同時に選択され、同一の表示を行なっていることを示 す。しかしながら、第204本目の走査電極において は、その2H後の図中にtbで示すタイミングで第20 6本目の走査電極と共に再度選択駆動され、その際にと の第206本目の走査電極で本来表示するべき表示信号 が各信号電極に与えられて、その後約1フィールド分だ け表示を続行することとなるので、結果として上記ta で示したタイミングで与えられた表示信号はわずか2 H のみの間しか表示されず、人間の視覚では知覚し得な

16

【0100】そのため、走査線毎に表示内容の異なる映 像表示部分では、上記のように2本の走査電極を同時に 選択駆動しながらも、実質1本を選択駆動しているのと 同様の表示状態とすることができるものである。

【0101】そして、映像表示部分の駆動を終えるタイ ミングとなった時点で垂直カウンタ39のカウント値に よりこれを検知した垂直デコーダ42は、RGBデコー 20 ダ21に送出する黒表示信号BLACKを図9(2), 図10(2)に示すごとく "H" レベルとし、それから 1 H後に図9(4), 図10(4) に示すようにマスク 表示部分用の間引き停止信号を"H"レベルとする。 【0102】黒表示信号BLACKの立上がりから2H 後に垂直デコーダ42からのGPCK切換え信号を受け た黒帯・間引き制御回路33は、図9(8)、図10 (8) に示す如くゲートパルスクロックGPCKをパル ス1発分だけ出力を停止する一方、図9(9)、図10 (9) に示すゲート出力イネーブル信号GOEは出力を 継続する。

【0103】その結果、タイミングtc以降、すなわ ち、第205本目以降の走査電極に対応するマスク表示 部分で走査電極が1本間隔を空けて2本ずつ選択駆動さ れる一方、入力された映像信号をデコードして得られる 原色信号R、G、Bに代えて黒表示用の各固定階調値を 有した原色信号R、G、Bにより反転アンプ24を介し て信号側ドライバ26が信号電極の駆動を行なうため、 当該走査線部分が黒表示とされる。

40 【0104】その後垂直デコーダ42は、図9(5)、 図10(5)に示す如く黒帯・間引き制御回路33への ゲート出力停止信号を時間調整のために一定時間だけ "L"レベルとしてゲートパルスクロックGPCK及び 出力イネーブル信号〇Eの走査側ドライバ27への出力 を停止させ、それから再びゲート出力停止信号を"H" レベルとしてゲートパルスクロックGPCK及び出力イ ネーブル信号OEの出力を再開する。

【0105】このとき垂直デコーダ42は、図9 (7)、図10(7)でt1で示すタイミングで走査側 の走査電極が常に同時に選択駆動されるようになってい 50 ドライバ27へのゲートスタート信号GSRTを1パル

ス分だけ出力し、その2H後にt2で示すタイミングで 再度ゲートスタート信号GSRTを1パルス分だけ出力 する。

【0106】とのゲートスタート信号GSRTに同期し て、図9(8),図10(8)に示すように水平デコー ダ36が黒帯・間引き制御回路33を介してゲートバル スクロックGPCKをt3のタイミングで連続した3パ ルス分だけ出力し、以後1H毎に1発のパルスと3発の 連続したパルスとを交互に出力させる。

【0107】とれらの信号により、上記始めのゲートス 10 タート信号GSRTの出力から1H遅れたタイミングで ゲート出力イネーブル信号GOEにより上端のマスク表 示部分の最初の走査線、すなわち第1本目の走査線が下 端のマスク表示部分の第212本目及び第214本目の 走査線と3本同時に選択駆動され、同様に次の1Hで上 端のマスク表示部分の第2本目の走査線が下端のマスク 表示部分の第213本目及び第215本目の走査線と3 本同時に黒表示のために選択駆動される。

【0108】そして、さらに1H後の上記t3のタイミ ングで上端のマスク表示部分の第3本目及び第5本目の 走査線が下端のマスク表示部分の第216本目及び第2 18本目の走査線と4本同時に選択駆動され、以後ゲー ト出力イネーブル信号GOE及びゲートパルスクロック GPCKにより上端のマスク表示部分の1本間隔を空け た2本の走査線と下端のマスク表示部分の1本間隔を空 けた2本の走査線の計4本の走査線が順次同時に黒表示 のために選択駆動されていく。

【0109】こうして下端のマスク表示部分の最後の走 査線、すなわちことでは選択の順序により第233本目 が黒表示のために選択駆動された後も、残る上端のマス 30 ク表示部分の走査線が2本ずつ同時に黒表示のために選 択駆動される。

【0110】その後、図9(2)、図10(2)で示す 如く垂直デコーダ42の出力する黒表示信号BLACK が"L"レベルとなることで、これより1H遅れたタイ ミングで図9(9)、図10(9)に示すように上端の マスク表示部分の第28本目及び第30本目の走査線が 2本同時に黒表示のために選択駆動され、以上でマスク 表示部分の走査を終えて、再び映像表示部分の走査を開 始するようになる。

【0111】とのように、上記上端部分30本と下端部 分30本の合わせて60本分のマスク表示部分の走査に 必要な時間は多少の走査のずれによるロスもあるが、原 理的には15Hとなり、映像信号中の表示に用いる部分 の該当時間232日の期間と合わせても、1フィールド の時間262.5 H内で、すべて走査可能となる。

【0112】図11(a), (b)はこのマスク表示部 分の走査線の理想的な同時選択の様子を示すものであ り、画面上端部分側の走査線(1)と(3),(2)と (4), …と画面下端部分側の走査線(1), と

18

(3)', (2)'と(4)'、…というように、そ れぞれ2本ずつ、1 Hの期間同時に計4本が順次選択さ れていることがわかる。

【0113】上記のようなマスク表示部分の各画素にお いては、映像表示部分と同時に1Hの期間で黒表示信号 BLACKに基づいた固定階調値のチャージを行なって いるため、黒表示部分にむらを生じることなく、均一な 表示とさせることができる。

【0114】なお、上記図9乃至図11では同時に選択 する走査線を上端部分2本と下端部分2本の計4本とし て説明したが、とれに限るものではなく、上端部分3本 と下端部分3本の計6本、上端部分4本と下端部分4本 の計8本、というようにさらに多くの走査線を同時選択 することにより、マスク表示部分の走査に要する時間を さらに大幅に短縮することができる。

【0115】そして、とのようにマスク表示部分の走査 に要する時間を大幅に短縮することで、通常の映像信号 に比して垂直帰線期間が短い場合、例えばビデオテープ レコーダで早送り再生、巻戻し再生を行なう場合等でも 充分時間的に余裕を持ってマスク表示部分の走査の実行 することができる。

【0116】なお、上記各実施の形態では表示対象とし て液晶表示パネル25を用いた場合を説明したが、本発 明はこれに限るものではなく、プラズマディスプレイ 等、ドットマトリクスタイプの表示パネルであれば他に も適用可能であることは言うまでもない。

【0117】(第4の実施の形態)第4の実施の形態は 請求項5~7に対応する。

【0118】以下、本発明をNTSC標準映像信号にも 対応した横長液晶表示パネルを有する表示装置に適用し た場合の第4の実施の形態を図面を参照しつつ説明す

【0119】図12~図19は、第4の実施の形態を説 明するための図である。

【0120】先ず、構成を説明する。

【0121】図12は、第4の実施の形態に係る表示駆 動装置を示すブロック図である。

【0122】図12に示す表示駆動回路は、RGBデコ ーダ51、ワイド検出回路52、制御回路53、信号側 40 ドライバ54、走査側ドライバ55、及び表示対象とな る9:16のアスペクト比のワイド表示画面を有するT FT液晶パネル56等から構成されている。

【0123】先ず、映像入力端子50から入力されたN TSC方式のコンポジット映像信号は、RGBデコーダ 51及びワイド検出回路52に供給される。

【0124】RGBデコーダ51は、入力されるコンポ ジット映像信号に対して同期分離検出やクロマ処理等の 処理を施すことにより、R、G、Bの原色信号と水平同 期信号H及び垂直同期信号Vよりなる同期信号とをデコ

50 ード出力するもので、得られた各同期信号H、Vを制御

回路53へ、原色信号R, G, Bを信号側ドライバ54 に失々供給する。

【0125】ワイド検出回路52は、入力されたコンポジット映像信号中の特定走査線位置に重畳されている識別信号の有無を検出することにより、そのコンポジット映像信号がアスペクト比9:16のワイド映像信号であるか、またはアスペクト比3:4の標準映像信号であるかを判断するためのもので、ワイド映像信号であることを示す上記識別信号を検出した場合には、制御回路53へワイド表示モード信号を送信する。

【0126】走査側ドライバ55は、制御回路53から供給される垂直制御信号に基づいて走査信号を生成して、この走査信号を液晶表示パネル56の複数の走査電極(ゲートラインGL)Y1~mに順次供給して選択状態とし、信号電極(ドレインラインDL)X1~nと交差する各画素位置の液晶に所定の電圧を印加して液晶を駆動させる。

【0127】信号側ドライバ54は、詳細は後述するが、RGBデコーダ51から供給されるR、G、Bの表示信号及び制御回路53から供給される水平制御信号に基づいて、液晶を交流駆動するのに適した電圧波形を有する液晶駆動パルス(表示信号)を生成して液晶表示パネル56の各信号電極X1~nに所定のタイミングで印加することにより階調表示を行なわせる。

【0128】液晶表示パネル56は、9:16のアスペ クト比を有しており、ガラス基板上にm行n列の走査電 極(ゲートラインGL) Y1~mと信号電極(ドレイン ラインDL) X1~nが配列されている。そして、その ドレインラインDLとゲートラインGLの各交点にはス イッチング素子としてTFT素子と、これに接続された 30 液晶容量CLCがマトリックス上に配置されて画素を構成 している(図では代表的に1組のみを示している。)。 【0129】TFT素子のゲート電極Gは、同一行を構 成するTFT素子に共通のゲートラインGLに接続され ており、ドレインDは、同一列を構成するTFT素子に 共通のドレインラインDLに接続され、また、ソースS は、図示しない各画素毎の画素電極に接続されている。 そして、この画素電極は、液晶を介して対向配置された 共通電極(図示せず)との間で液晶容量CLCが形成され ている。

【0130】制御回路53は、RGBデコーダ51から送られてくる同期信号H、Vとワイド検出回路52から送られてくるワイド表示モード信号に基づいて、表示対象であるアスペクト比9:16のワイド表示画面を有するNTSC方式用の液晶表示パネル(LCD)56の信号電極を駆動する信号側ドライバ54に後述する水平制御信号を、走査電極を駆動する走査側ドライバ55に垂直制御信号を夫々出力する。

【0131】即ち、制御回路53は、水平制御信号として、右シフト用のスタートパルスであるゲートR信号、

左シフト用のスタートバルスである左ゲート上信号、右シフト用3相クロックCK1R, CK2R, CK3R、左シフト用3相クロックCK1L, CK2L, CK3 L、右シフト用のイネーブル信号BSP-R、及び左シフト用のイネーブル信号BSP-Lを作成して、信号側ドライバ54の双方向シフトレジスタ60に出力する(図13参照)。

20

【0132】上記した如く、液晶表示パネル56とこの液晶表示パネル56の信号電極を駆動する信号側ドライバ及び同走査電極を駆動する走査側ドライバ55は、9:16のアスペクト比を有するものであり、これに対して、入力する映像信号は9:16のアスペクト比を有するワイド映像信号である場合と3:4のアスペクト比を有する標準映像信号の場合とがあり得る。従って、制御回路53ではこれらの映像信号の入力に応じて液晶表示パネル56に映像を表示させるべくタイミング等の表示制御動作を行う。

【0133】図13は、信号側ドライバ54の詳細な回 路構成を例示するものあり、信号側ドライバ54は、双 方向シフトレジスタ60と、サンプルホールド回路70 と、及び駆動バッファ回路80とから構成されている。 【0134】双方向シフトレジスタ60は、詳細は後述 するが、信号電極X1、・・・Xnの各段毎に、ラッチ 回路等が連続して接続されており、入力する右シフト用 のスタートバルスであるゲートR信号と左シフト用のス タートパルスである左ゲートL信号を、夫々入力する右 シフト用3相クロック(CK1R, CK2R, CK3 R) と左シフト用3相クロック(CK1L, CK2L, CK3L) のタイミングでラッチしてシフト信号を生成 し、さらに、このシフト信号を入力する右シフト用のイ ネーブル信号であるBSP-Rと左シフト用のイネーブ ル信号であるBSP-Lに応じて所定の順序で出力され る右シフト用及び左シフト用サンプリングクロックSP 1~nを生成して、次段のサンプル/ホールド回路70 に順次出力する。

【0135】サンブル/ホールド回路70は、例えば、スイッチング回路やコンデンサ等で構成され、RGBデコーダ51から供給されるRGBの映像信号を、双方向シフトレジスタ60から供給されるサンプリングクロッ40 クSPに基づいてサンブルホールドし、得られるサンプルホールド電圧SH1~nを順次駆動バッファ80に出力する。

【0136】駆動バッファ80は、サンブル/ホールド回路70から供給されるサンブルホールド電圧SH1~nを所定の増幅率で増幅して表示信号を生成して液晶表示パネル56の各信号電極X1~Xnに順次出力する。【0137】図14は、双方向シフトレジスタ60の詳細な回路構成を例示するものであり、各信号電極X1~Xn毎に、ラッチ回路、インバータ回路、OR回路及び50 AND回路が組み合わされて構成されており、この双方

向シフトレジスタ60は、左シフト用ラッチ部61、信号変換部62、右シフト用ラッチ部63、及びゲート部64の各ブロックから成る。

21

【0138】左シフト用ラッチ部61は、左シフト用ラッチ回路LR及びOR回路LORからなり、左シフト用ラッチ回路LRは、前段の左シフト用ラッチ回路LRから出力される信号と信号変換部62から出力される信号とのOR出力を入力する3相クロック(CK1L, CK2L, CK3L)で夫々ラッチして左シフト信号を順次次段の左シフト用ラッチ回路LR、信号変換部62、及10びゲート部62に出力する。

【0139】信号変換部62は、右シフト用インバータ 回路RIn、右シフト用AND回路RAND、左シフト 用インバータ回路LIn、及び右シフト用AND回路L ANDからなる。

【0140】左シフト用AND回路LANDには、左シフト用のゲートL信号と、前段の右シフト用ラッチ回路RRから出力される右シフト用シフト信号が左シフト用インバータ回路LInで反転されたシフト反転信号と、及び、右シフト用ラッチ回路LRから出力される右シフ 20ト信号とが入力し、これら信号のAND出力を左シフト用ラッチ部61に出力する。

【0141】右シフト用AND回路RANDには、右シフト用のゲートR信号と、前段の左シフト用ラッチ回路LRから出力される左シフト信号が右シフト用インバータ回路RInで反転されたシフト反転信号と、及び、左シフト用ラッチ回路LRから出力される左シフト信号とが入力し、これら信号のAND出力を右シフト用ラッチ部63に出力する。

【0142】右シフト用ラッチ部63は、右シフト用ラ 30 ッチ回路RR及びOR回路RORからなり、右シフト用ラッチ回路RRは、前段の右シフト用ラッチ回路RRから出力される信号と信号変換部62から出力される信号とのOR出力を、入力する3相クロック(CK1R, CK2R, CK3R)で夫々ラッチして右シフト信号を順次次段の右シフト用ラッチ回路RR、信号変換部62、及びゲート部64に出力する。

【0143】ゲート部64は、AND回路とOR回路が組み合わされてなり、一方のAND回路GAND1は、右シフト用ラッチ部63から出力される右シフト信号と、左シフト用イネーブル信号BSP-Lとが入力して、これら信号のAND出力をOR回路GORに出力する。他方のAND回路GAND2は、左シフト用ラッチ部61から出力される左シフト信号と、右シフト用イネーブル信号BSP-Rとが入力して、これら信号のAND出力をOR回路GORに出力する。OR回路GORは、AND回路GAND1、GAND2から出力される信号のOR出力をサンプリング信号SP1~nとして順次サンプル/ホールド回路70に出力する。

【0144】以上のような回路構成にあって、映像入力 50

端子に、アスペクト比9:16のワイド映像信号のコンポジット映像信号が入力される場合、及び、アスペクト比3:4の標準映像信号のコンポジット映像信号が入力される場合の動作を説明する。

【0145】図12において、コンポジット映像信号が映像入力端子50から入力された場合、ワイド検出回路52は、このコンポジット映像信号中の特定走査線位置にワイド映像用の識別信号が重畳されているか否かを判別し、識別信号を検出した場合はワイド映像信号であると判断して制御回路53へワイド表示モード信号を送出する一方、識別信号を検出しない場合は標準映像信号であると判断して、制御回路53にワイド表示モード信号を出力しない。

【0146】RGBデコーダは51、映像入力端子50から入力されたコンポジット映像信号中からR, G, Bの原色信号と水平同期信号H及び垂直同期信号Vよりなる同期信号とを分離し、各同期信号H, Vを制御回路53へ、原色信号R, G, Bを信号側ドライバ54は夫々出力する。

0 【0147】制御回路53では、入力されたコンポジット映像信号が標準映像信号によるものか或いはワイド映像信号によるものであるかということ、及び、液晶表示パネル56の信号電極数及び走査電極数を鑑みて水平制御信号及び垂直制御信号を信号側ドライバ54及び走査側ドライバ55へ夫々出力する。

【0148】 ここで、アスペクト比9:16のワイド画面を有するTFT液晶パネル56ににワイド映像信号を表示する場合の制御回路53及び信号側ドライバ54の動作を図14~図16を参照して説明する。

【0149】図14において、ワイド映像信号を表示する場合、制御回路53は、信号側ドライバ54の双方向シフトレジスタ60に出力する右シフト用イネーブル信号BSP-R及び左シフト用イネーブル信号BSP-Lを「H」レベルに固定するとともに、右シフト用ゲートR信号及び左シフト用ゲートL信号を「L」レベルに固定する。この場合、図14に示す双方向シフトレジスタは、図15の如き等価回路で表すことができる。

【0150】図16は、図15の双方向シフトレジスタ60で、右方向にサンプリング信号を順次出力する場合 のタイミング図の一例である。

【0151】図15において、先ず、制御回路53は、 双方向シフトレジスタ60に右方向のサンプリング信号 を出力させる場合には、左シフト用ラッチ回路LRに、 常時、「H」レベルの3相の左シフトクロックCK1 L, CK2L, 及びCK3Lを出力するとともに、 「L」レベルのシフトデータを出力する。

【0152】その結果、左シフト用ラッチ回路LRからは、常時「L」レベルの左用シフト信号が、OR回路GORの一入力端に出力されることになる。

【0153】一方、右用ラッチ回路RRでは、入力する

信号を、図16の如き3相の右シフトクロックCK1R, CK2R, CK3Rのタイミングで順次ラッチされ、右シフト信号がOR回路GORの他入力端に出力される。

【0154】その結果、OR回路GORからは、右シフト用ラッチ回路RRからの右シフト信号をそのまま、図16の如きサンプリング信号・・SPa、SPa+1、SPa+2、・・・として出力される。

【0155】そして、サンプル/ホールド回路70は、RGBデコーダ51から供給されるRGBの映像信号を 10 双方向シフトレジスタ60から出力されサンプリング信号SPが「H」レベルの間、サンプル/ホールドし、得られるサンブルホールド電圧SHが順次、駆動パッファ80を介して、表示信号として、液晶表示パネル56の各信号電極X1~Xnに順次左方向から右方向に出力する。

【0156】逆に、図15に示す双方向シフトレジスタ60で、左方向に順次サンプリング信号SPを出力する場合には、制御回路53が、右シフト用ラッチ回路RRに常時「L」レベルのシフトデータ及び「H」レベルの203相の右シフトクロックCK1R, CK2R, 及びCK3Rを出力し、右シフト用ラッチ回路RRが、常時

「L」レベルの右シフト信号を出力する構成とすれば、 左シフト用ラッチ回路LRから出力される左シフト信号 がサンプリング信号SPとしてそのまま右側から左方向 に順次出力される。

【0157】 ことで、表示信号の出力方向は、走査電極の偶数ライン及び奇数ライン毎に切り換えても良い。

【0158】即ち、奇数走査電極走査時には、双方向シフトレジスタ60はサンプリング信号SPを順次左側か 30 ら右方向に出力し、サンプル/ホールド回路70では、映像信号をサンプリング信号SPに応じたタイミングでサンプ/ホールドして、得られられるサンプルホールド電圧SHを、駆動バッファ80を介して表示信号として信号電極X1~nに夫々出力する。

【0159】また、偶数走査電極走査時には、双方向シフトレジスタ60は、サンプリング信号を順次右側から左方向に出力し、サンプル/ホールド回路70では、右シフト時とはデータ位置が反転された映像信号をサンプリング信号SPに応じたタイミングでサンプル/ホールドし、得られるサンプルホールド電圧SHを、駆動バッファを介して表示信号として信号電極ンX1~Xnに夫々出力する。

【0160】そして、この表示信号が信号電極X1~X nに失々接続されているTFTを介して、各画素毎の表示信号が液晶容量CLCに書き込まれる。

【0161】以上の構成によれば、TFT液晶表示パネル56の奇数走査電極Y1、Y3、Y5・・・は、画面の左側から右方向に順に走査し、偶数走査電極Y2、Y4、Y6・・・は、画面の右側から左方向に順に走査するよ

24

うにする。このため、隣接する走査電極Y1とY2に接続された上下2画素に注目すると、その2画素で交互に補償し合って画面全体では均一なバイアスが印加されることになる。換言すると、2走査で平均化したバイアスが印加されるため、画面全体で一様な輝度特性を得ることができる。

【0162】尚、上記実施の形態では、奇数走査電極と 偶数走査電極の走査時におけるサンプリング順序を左右 逆方向としたが、この例に限定されるものではなく、2 ライン、3ラインあるいはそれ以上のライン毎にサンプ リング方向を変えて、バイアスのかかり方を相互に補償 する構成としても良い。

【0163】次に、アスペクト比9:16のワイド画面を有するTFT液晶表示パネル56に標準映像信号(アスペクト比3:4)を表示する場合の制御回路53及び信号側ドライバ54の動作を図14、及び図17~19を参照して説明する。

【0164】図23に示す如く、ワイド画面に標準映像信号を表示する場合には、画面の両端の画面全体の1/4の部分をマスク(黒帯)表示する必要があり、本実施の形態では、双方向シフトレジスタ60を利用して、一方のシフトレジスタ(右シフト用ラッチ部63若しくは左シフト用ラッチ部61)に表示信号を出力するためのサンプリング信号の作成を担わしめ、他方のシフトレジスタには、上記マスク部を表示するための機能を担わしめる。

【0165】図14において、標準映像信号を表示する場合で、且つ左方向から右方向に表示信号を出力する場合には、制御回路53は、図14の双方向シフトレジスタ60に出力する左シフト用イネーブル信号を「H」レベルに固定するとともに、左シフト用ゲート上信号を「L」レベルに固定する。この場合、図14の双方向シフトレジスタ60は、図17の如き等価回路で表すことができる。

【0166】図18及び図19は、図17の双方向シフトレジスタ60において、右方向にサンプリング信号を順次出力する場合のタイミング図の一例である。

【0167】図17において、先ず、制御回路53は、電源投入後、又は、垂直帰線期間毎に黒帯表示する信号電極に対応する左シフト用ラッチ回路LRに「H」のデータを書き込む(タイムチャートは省略)。図17に示される例では、左シフト用ラッチ回路・・、LRa-1、LRa、LRa+1に「H」のデータが書込まれる(図17において、「H」のデータが書き込まれる左シフト用ラッチ回路LRに斜線が施してある。)。

【 0 1 6 8 】次に、マスク部を表示するに際し、制御回路5 3が、垂直帰線期間毎に、図19に示す如く、右シフ下用イネーブル信号BSP-Rを「H」にする。この右シフト用イネーブル信号BSP-Rは、AND回路・50・GAND2a-1、GAND2a、の一入力端に出力さ

れる。また、「H」のデータが書き込まれた左シフト用ラッチ回路・・、LRa、LRa+1、からは「H」レベルの信号がAND回路・・GAND2a-1、GAND2a、の他入力端に出力される。そして、AND回路・・GAND2a-1、GAND2aからは「H」レベルの信号がOR回路・・GORa-1、GORaに出力され、その結果、このOR回路・・GORa-1、GORaからは「H」レベルの信号がサンプル/ホールド回路70に出力される。そして、サンプル/ホールド回路70は、この「H」レベルの信号が出力されている間、映像信号V 10 sigのペデスタルレベルをサンプル/ホールド電圧を駆動バッファ80を介して信号電極に出力する。

【0169】以上の構成により、マスク表示部に対応する信号電極には、ペデスタルレベルに応じた電圧が印加されることになる。

【0170】引き続いて、映像部分を表示する際の動作 を説明する。映像信号期間に入ると、図18及び図19 に示すタイミングで右シフト用ゲートR信号を「H]す る。との信号を、右用ラッチ回路RRa+1、RRa+2・ ・・では、右シフト用ゲートR信号を図18の如き3相 の右シフトクロックCK1R, CK2R, CK3Rのタ イミングで順次ラッチして、右シフト信号をOR回路G ORa+1、GORa+2・・・の一入力端に出力する。 また、OR回路GORa+1、GORa+2・・・の他入 力端には、AND回路GAND2a+1、GAND2a+2 ・・・から「L」レベルの信号が入力し、その結果、O R回路GORa+1、GORa+2・・・からは、右シフ ト用ラッチ回路RRa+1、RRa+2・・・からの右シフ ト信号をそのまま、図18の如きサンプリング信号SP a+1、SPa+2、・・・としてサンプル/ホールド回路 70に順次出力する。

【0171】そして、サンプル/ホールド回路70は、RGBデコーダ51から供給されるRGBの映像信号を双方向シフトレジスタ60から出力されサンプリング信号SPが「H」レベルの間、サンプル/ホールドし、得られるサンプルホールド電圧SHが順次、駆動バッファ80を介して、表示信号として、液晶表示パネル56の各信号電極X1~Xnに順次左方向から右方向に出力する。

【0172】すなわち、黒帯に対応する信号電極・・S Paの次の信号電極SPa+1から映像信号が表示される ことになる。

【0173】以上の構成では、信号側ドライバ54が、 左方向から右方向に表示信号を出力する場合の例を示し たが、本双方向シフトレジスタ60は対称型であるの で、逆に、右方向から左方向に表示信号を出力する構成 としても良い。

【0174】その場合、制御回路53は、双方向シフト る早送り再生等のように垂直帰線期間が極端に短くなっレジスタ60に出力する右シフト用イネーブル信号BS 50 てしまうような場合でも、同部分の表示走査を時間的に

P-Rを「H」レベルに固定するとともに、右シフト用ゲートR信号を「L」レベルに固定する。そして、垂直帰線期間毎に黒帯表示する信号電極に対応する右シフト用ラッチ回路RRに「H]のデータを書き込む(タイムチャートは省略)構成として、マスク部に対応する信号

26

チャートは省略)構成として、マスク部に対応する信号電極にペデスタルレベルに応じた電圧を印加し、映像表示部に対応する信号電極には、右側から左方向に順次表示信号を出力すれば良い。

【0175】とこで、表示信号の出力方向は、1フィールド若しくは1フレーム毎に切り換える構成としても良く、かかる切り換える構成とすれば、その2フィールド(若しくはフレーム)で交互に補償し合って画面全体では均一なバイアスが印加されることになる。換言すると、2フィールドで平均化したバイアスが印加されるため、マスク部を含めた画面全体で一様な輝度特性を得ることができる。

【0176】以上説明したように、本実施の形態では、信号側ドライバ内部の双方向シフトレジスタを利用して映像信号のペデスタルレベルをサンプリングして、マスク表示部に対応する信号電極にこのペデスタルレベルに応じた電圧を印加する構成である故、簡単な回路で16:9の横長表示装置に映像信号と共に左右に黒帯を表示することが可能となる。また、画素数の制約が無い為、任意の画素数の表示装置に対し任意の幅の黒帯(マスク)を表示することが可能であり汎用性が高いという効果を奏する。

[0177]

【発明の効果】以上説明したように、請求項1記載の発明によれば、従って、横長の映像の上下に表示させる黒等の同一色部分の表示走査に要する時間が2走査期間のみとなるので、同部分の表示走査を時間的に充分余裕を持って行なうことができ、画素にチャージする期間を映像表示の際と同様にできるため、色むら等の発生を防止して均一な同一色部分の表示を行なわせることができる。

【0178】また、請求項2記載の発明によれば、請求項1記載の発明の効果に加えて、同一極性の電圧の連続印加で性能が劣化してしまう液晶表示パネルにも適用可能となる。

40 【0179】また、請求項3記載の発明によれば、上記マスク表示部分の走査に要する時間を半滅させ、同部分の表示走査を時間的な余裕を持って行なうことができ、画素にチャージする期間を映像表示装置と同時にできるため、色むら等の発生を防止して均一な同一色によるマスク表示を行なわせることができる。

【0180】また、請求項4記載の発明によれば、上記記マスク表示部分の走査に要する時間を1/2nと大幅に減少させたので、例えばビデオテープレコーダにおける早送り再生等のように垂直帰線期間が極端に短くなってしまるような場合でも、同窓公の表示表を時間的に

充分余裕を持って行なうことができ、画素にチャージする期間を映像表示装置と同時にできるため、色むら等の 発生を防止して均一な同一色によるマスク表示を行なわせることができる。

【0181】また、請求項5記載の発明によれば、表示 画面の左右にマスク部を表示する表示装置において、マ スク部に対応する表示パネルの信号電極に映像信号のペ デスタルレベルに応じた電圧を印加する構成であるの で、簡単な回路構成で色むら等の発生を防止して均一な 同一色によるマスク表示を行わせることができる。

【0182】また、請求項6記載の発明によれば、信号側ドライバ内部の双方向シフトレジスタを利用して映像信号のペデスタルレベルをサンプリングして、マスク

(黒帯)表示部に対応する信号電極にこのペデスタルレベルに応じた電圧を印加する構成である故、簡単な回路で横長表示装置の左右のマスクを表示することが可能となる。また、画素数の制約が無い為、任意の画素数の表示装置に対し任意の幅のマスクを表示することが可能であり汎用性が高いという効果を奏する。

【0183】また、請求項7記載の発明によれば、より 20 色むら等の発生を防止して均一な同一色による黒帯表示を行うことができる。

【図面の簡単な説明】

- 【図1】本発明の第1の実施の形態に係る回路構成を示すブロック図。
- 【図2】同実施の形態に係る各信号波形を例示する図。
- 【図3】同実施の形態に係る各信号波形を例示する図。
- 【図4】本発明の第2の実施の形態に係る回路構成を示すブロック図。
- 【図5】図4のコントローラ内の詳細な回路構成を示す 30 ブロック図。
- 【図6】同実施の形態に係る動作を説明するためのタイミングチャート。
- 【図7】同実施の形態に係る動作を説明するためのタイミングチャート。
- 【図8】同実施の形態に係る走査線の同時選択動作を説明する図。
- 【図9】本発明の第3の実施の形態に係る動作を説明するためのタイミングチャート。
- 【図10】同実施の形態に係る動作を説明するためのタ 40 22 イミングチャート。 23
- 【図11】同実施の形態に係る走査線の同時選択動作を 説明する図。
- 【図12】本発明の第4の実施の形態に係る回路構成を 示すブロック図。
- 【図13】図12の信号側ドライバ内の詳細な回路構成を示すブロック図。
- 【図14】図13の双方向シフトレジスタ内の詳細な回 路構成を示すブロック図。
- 11件成を小サクロノク図。

示す図。

【図16】図15の双方向シフトレジスタの動作を説明 するためのタイミングチャート。

【図17】図14の双方向シフトレジスタの等価回路を示す図。

【図18】図17の双方向シフトレジスタの動作を説明 するためのタイミングチャート。

【図19】図17の双方向シフトレジスタの動作を説明 するためのタイミングチャート。

3 【図20】NTSC方式のワイド映像信号の波形を例示する図。

【図21】同方式によるワイド映像信号の信号量と表示 画面のアスペクト比を比較する図。

【図22】アスペクト比の異なる映像信号を画面表示する場合を例示する図。

【図23】アスペクト比の異なる映像信号を画面表示する場合を例示する図。

【図24】NTSC方式の標準映像信号の波形を例示する図。

0 【符号の説明】

- 11 TFT液晶パネル
- 12 走査電極ドライバ
- 12a シフトレジスタ
- 12b アンド回路群
- 12c アンブ群
- 13 信号電極ドライバ
- 14 制御回路
- 15 反転回路
- 16 映像色信号切換回路
- 16a~16f ゲート回路
- 16g インバータ
- a シフトクロック
- b スタート信号
- c 出力イネーブル信号
- d 制御信号
- e 極性反転信号
- f 選択信号
- 20 映像入力端子
- 21 RGBデコーダ
- 22 ワイド検出回路
- 23 コントローラ
- 24 反転アンプ
- 25 液晶表示パネル
- 26 信号側ドライバ
- 27 走査側ドライバ
- 28 アンプ
- 31 PLL回路
- 32 同期制御回路
- 33 黒帯・間引き制御回路
- 【図15】図14の双方向シフトレジスタの等価回路を 50 34 間引きデコーダ

35 VCO

36 水平デコーダ

37 水平カウンタ

38 ドットクロック発生回路

39 垂直カウンタ

40 間引きカウンタ

41 FRP発生回路

42 垂直デコーダ

50 映像入力端子

51 RGBデコーダ

*52 ワイド検出回路

53 コントローラ

54 反転アンプ

55 液晶表示パネル

56 信号側ドライバ

57 走査側ドライバ

60 双方向シフトレジスタ

70 サンプル/ホールド回路

80 駆動バッファ


***10**

【図1】

29

走査電復ドライバ TFT液晶パネル 信号電極ドライバ 制御回路


【図8】





(b) 1 H (1) | (2) | (3) | (1) (2) (3) -----

【図2】


一定電圧V f









【図5】








[図9]




第1フィールド

【図10】





第2フィールド




【図13】


[図14]










【図17】









フロントページの続き

(72)発明者 樫山 俊二

東京都八王子市石川町2951番地の5 カシ オ計算機株式会社八王子研究所内